Showing 1 - 20 results of 21 for search 'DIGITAL LAYOUT DESIGN', query time: 0.66s Refine Results
  1. 1
  2. 2
  3. 3
  4. 4
    by Stangherlin, Kleber Hugo
    Published 2014
    ... of operation follows, for a given circuit layout, the VDD reduction. Minimum-energy operation of digital CMOS...
    Get full text
    Others
  5. 5
    by Stangherlin, Kleber Hugo
    Published 2014
    ... of operation follows, for a given circuit layout, the VDD reduction. Minimum-energy operation of digital CMOS...
    Get full text
    Others
  6. 6
    by Stangherlin, Kleber Hugo
    Published 2014
    ... of operation follows, for a given circuit layout, the VDD reduction. Minimum-energy operation of digital CMOS...
    Get full text
    Others
  7. 7
  8. 8
  9. 9
  10. 10
    by Cordova Vivas, David Javier
    Published 2015
    ... de potência. Simulações elétricas foram realizadas em nível de pós-layout para a primeira topologia e...
    Get full text
    Others
  11. 11
    by Cordova Vivas, David Javier
    Published 2015
    ... de potência. Simulações elétricas foram realizadas em nível de pós-layout para a primeira topologia e...
    Get full text
    Others
  12. 12
    by Cordova Vivas, David Javier
    Published 2015
    ... de potência. Simulações elétricas foram realizadas em nível de pós-layout para a primeira topologia e...
    Get full text
    Others
  13. 13
  14. 14
  15. 15
  16. 16
  17. 17
  18. 18
  19. 19
    by Conrad Junior, Eduardo
    Published 2012
    ... apresentar redução do leakage, redução na área utilizada e com incremento na regularidade do layout e...
    Get full text
    Others
  20. 20
    by Conrad Junior, Eduardo
    Published 2012
    ... apresentar redução do leakage, redução na área utilizada e com incremento na regularidade do layout e...
    Get full text
    Others