Verificação e otimização de atraso durante a síntese física de circuitos integrados CMOS

Verificação e otimização de atraso durante a síntese física de circuitos integrados CMOS

Show other versions (2)

Este trabalho propõe um método de otimização de atraso, através de dimensionamento de transistores, o qual faz parte de um fluxo automático de síntese física de circuitos combinacionais em tecnologia CMOS estática. Este fluxo de síntese física é independente de biblioteca de células, sendo capaz de...

Full description

Bibliographic Details
Main Author: Santos, Cristiano Lopes dos
Other Authors: Reis, Ricardo Augusto da Luz
Format: Others
Language:Portuguese
Published: 2009
Subjects:
Microeletrônica
Cmos
Critical delay optimization
Transistor sizing
Timing analysis
Timing-driven physical synthesis
Layout generation
Online Access:http://hdl.handle.net/10183/17785

Internet

http://hdl.handle.net/10183/17785

Similar Items