An Approach to Test Program Generation Based on Formal Specifications of Caching and Address Translation Mechanisms

In this work, an approach to generate test programs for functional verification of memory management units of microprocessors is proposed. The approach is based on formal specification of memory access instructions, namely load and store instructions, and memory devices such as cache units and addre...

وصف كامل

التفاصيل البيبلوغرافية

الحاوية / القاعدة:	Труды Института системного программирования РАН
المؤلفون الرئيسيون:	A. . Kamkin, A. . Protsenko, A. . Tatarnikov
التنسيق:	مقال
اللغة:	الإنجليزية
منشور في:	Russian Academy of Sciences, Ivannikov Institute for System Programming 2018-10-01
الموضوعات:	микропроцессоры управление памятью кэширование трансляция адресов функциональная верификация формальные спецификации генерация тестовых программ генерация потока инструкций
الوصول للمادة أونلاين:	https://ispranproceedings.elpub.ru/jour/article/view/641