Conception d'architectures embarquées : des décodeurs LDPC aux systèmes sur puce reconfigurables
Les travaux de recherche dont la synthèse est présentée dans ce document portent sur deux aspects de la conception d'architectures numériques embarquées pour des applications de traitement de l'information. Le premier axe concerne l'étude et la conception de modèles architecturaux pou...
Main Author: | |
---|---|
Language: | FRE |
Published: |
Université de Cergy Pontoise
2006
|
Subjects: | |
Online Access: | http://tel.archives-ouvertes.fr/tel-00524534 http://tel.archives-ouvertes.fr/docs/00/52/45/34/PDF/HDR_FrancoisVerdier.pdf |
id |
ndltd-CCSD-oai-tel.archives-ouvertes.fr-tel-00524534 |
---|---|
record_format |
oai_dc |
spelling |
ndltd-CCSD-oai-tel.archives-ouvertes.fr-tel-005245342013-01-07T17:54:52Z http://tel.archives-ouvertes.fr/tel-00524534 http://tel.archives-ouvertes.fr/docs/00/52/45/34/PDF/HDR_FrancoisVerdier.pdf Conception d'architectures embarquées : des décodeurs LDPC aux systèmes sur puce reconfigurables Verdier, François [INFO] Computer Science Conception d'architectures embarquées décodeur LDPC architectures reconfigurables méthodologies de conception systèmes d'exploitation embarqués modélisation à haut niveau Les travaux de recherche dont la synthèse est présentée dans ce document portent sur deux aspects de la conception d'architectures numériques embarquées pour des applications de traitement de l'information. Le premier axe concerne l'étude et la conception de modèles architecturaux pour les décodeurs de canal utilisés dans les communications numériques. Les décodeurs étudiés sont basés sur les codes LDPC (Low Density Parity Check codes) qui, depuis quelques années, sont proposés comme codes correcteurs d'erreurs dans plusieurs normes de transmission. On s'intéresse en particulier à la norme DVB-S2 de radio-diffusion de programmes multimédia. Ces architectures de décodeurs mettent en oeuvre des algorithmes dont les réalisations matérielles reposent sur une adéquation fine entre le taux de parallélisme, l'ordonnancement des calculs et les quantités de ressources nécessaires. Une étude sur la réduction de complexité des algorithmes de décodage LDPC non binaires, préalable à la définition d'une architecture associée est également présentée. Le deuxième axe de recherche étend la problématique aux architectures très fortement intégrées, de type SoC (systèmes sur puces), et qui disposent de capacités de flexibilité, d'adaptabilité et de reconfiguration matérielle dynamique. La présence d'un système d'exploitation temps-réel embarqué devient alors nécessaire pour gérer de telles architectures et rend inadaptées les méthodes classiques de conception. Le deuxième axe des travaux porte sur de nouvelles méthodologies d'exploration et de conception d'architectures reconfigurable. Le cas de la modélisation des systèmes d'exploitation embarqués est abordé ainsi que le cas de la conception des applications et plates-formes pour la radio-logicielle. 2006-12-05 FRE habilitation ࠤiriger des recherches Université de Cergy Pontoise |
collection |
NDLTD |
language |
FRE |
sources |
NDLTD |
topic |
[INFO] Computer Science Conception d'architectures embarquées décodeur LDPC architectures reconfigurables méthodologies de conception systèmes d'exploitation embarqués modélisation à haut niveau |
spellingShingle |
[INFO] Computer Science Conception d'architectures embarquées décodeur LDPC architectures reconfigurables méthodologies de conception systèmes d'exploitation embarqués modélisation à haut niveau Verdier, François Conception d'architectures embarquées : des décodeurs LDPC aux systèmes sur puce reconfigurables |
description |
Les travaux de recherche dont la synthèse est présentée dans ce document portent sur deux aspects de la conception d'architectures numériques embarquées pour des applications de traitement de l'information. Le premier axe concerne l'étude et la conception de modèles architecturaux pour les décodeurs de canal utilisés dans les communications numériques. Les décodeurs étudiés sont basés sur les codes LDPC (Low Density Parity Check codes) qui, depuis quelques années, sont proposés comme codes correcteurs d'erreurs dans plusieurs normes de transmission. On s'intéresse en particulier à la norme DVB-S2 de radio-diffusion de programmes multimédia. Ces architectures de décodeurs mettent en oeuvre des algorithmes dont les réalisations matérielles reposent sur une adéquation fine entre le taux de parallélisme, l'ordonnancement des calculs et les quantités de ressources nécessaires. Une étude sur la réduction de complexité des algorithmes de décodage LDPC non binaires, préalable à la définition d'une architecture associée est également présentée. Le deuxième axe de recherche étend la problématique aux architectures très fortement intégrées, de type SoC (systèmes sur puces), et qui disposent de capacités de flexibilité, d'adaptabilité et de reconfiguration matérielle dynamique. La présence d'un système d'exploitation temps-réel embarqué devient alors nécessaire pour gérer de telles architectures et rend inadaptées les méthodes classiques de conception. Le deuxième axe des travaux porte sur de nouvelles méthodologies d'exploration et de conception d'architectures reconfigurable. Le cas de la modélisation des systèmes d'exploitation embarqués est abordé ainsi que le cas de la conception des applications et plates-formes pour la radio-logicielle. |
author |
Verdier, François |
author_facet |
Verdier, François |
author_sort |
Verdier, François |
title |
Conception d'architectures embarquées : des décodeurs LDPC aux systèmes sur puce reconfigurables |
title_short |
Conception d'architectures embarquées : des décodeurs LDPC aux systèmes sur puce reconfigurables |
title_full |
Conception d'architectures embarquées : des décodeurs LDPC aux systèmes sur puce reconfigurables |
title_fullStr |
Conception d'architectures embarquées : des décodeurs LDPC aux systèmes sur puce reconfigurables |
title_full_unstemmed |
Conception d'architectures embarquées : des décodeurs LDPC aux systèmes sur puce reconfigurables |
title_sort |
conception d'architectures embarquées : des décodeurs ldpc aux systèmes sur puce reconfigurables |
publisher |
Université de Cergy Pontoise |
publishDate |
2006 |
url |
http://tel.archives-ouvertes.fr/tel-00524534 http://tel.archives-ouvertes.fr/docs/00/52/45/34/PDF/HDR_FrancoisVerdier.pdf |
work_keys_str_mv |
AT verdierfrancois conceptiondarchitecturesembarqueesdesdecodeursldpcauxsystemessurpucereconfigurables |
_version_ |
1716397344229949440 |