Contrôleurs reconfigurables ultra-faible consommation pour les réseaux de capteurs sans fil

• Main Author: Tovinakere Dwarakanath, Vivek
• Language: fra
• Published: Université Rennes 1 2013
• Subjects: [SPI:OTHER] Engineering Sciences/Other; [SPI:OTHER] Sciences de l'ingénieur/Autre; Circuits intégrés à faible consommation; Commande numérique; Microcontrôleurs; Réseaux de capteurs; Réseaux sans fil
• Online Access: http://tel.archives-ouvertes.fr/tel-00859921; http://tel.archives-ouvertes.fr/docs/00/85/99/21/PDF/TOVINAKERE_DWARAKANATH_Vivek.pdf

Un nœud d'un réseau de capteurs sans fil traite dans ses unités de calcul les signaux issus de plusieurs types de capteurs et effectue différentes tâches liées aux protocoles de communication. Devant exécuter plusieurs types de contrôle, sa flexibilité est un paramètre très important. Les solutions à base de microcontrôleurs ou de FPGA ont été proposées pour aborder le besoin de flexibilité, mais au prix d'une efficacité énergétique réduite. Dans cette thèse, des contrôleurs flexibles à ultra-faible énergie basés sur un contexte de micro-tâches reconfigurables sont explorés comme alternative. Des architectures modulaires pour des machines d'états finis (FSM) et des chemins de données (DP) reconfigurables sont proposées. Les techniques de coupure de l'alimentation (PG pour power gating) sont utilisées pour adapter la consommation aux besoins et réduire la puissance statique. Dans un premier temps, des modèles pour l'estimation des paramètres clés d'un circuit avec PG sont proposés au niveau porte. Ensuite, les opportunités des techniques PG sont déterminées sur les FSM et DP reconfigurables pour en réduire l'énergie. Dans les chemins de données, la reconfiguration fait varier la précision des opérateurs et le PG permet d'éteindre les blocs logiques inutilisés. Une gestion de l'alimentation au niveau lookup table (LUT) est proposée pour réduire les courants de fuite en mode actif et en veille dans les FSM reconfigurables. Des résultats montrent les très bonnes performances des architectures proposées par rapport aux processeurs et FPGA.