| Summary: | Tese (doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2016. === Made available in DSpace on 2016-04-26T04:01:30Z (GMT). No. of bitstreams: 1
339522.pdf: 5276889 bytes, checksum: 1c8809fca9cd8396d3e389f6547afc44 (MD5)
Previous issue date: 2016 === Os acoplamentos indutivos têm sido amplamente estudados para a transferência de energia sem-fio aos dispositivos médicos implantados e às etiquetas de identificação por radiofrequência, entre outros. Com a aparição de novos paradigmas como a ?Internet das coisas?, fica evidente a necessidade de miniaturizar os receptores de energia sem-fio. Essa miniaturização é ainda mais relevante no caso dos implantes médicos, porque ela visa à redução dos riscos para a saúde do paciente. Esta tese procurou uma solução que é natural no quesito de miniaturização: a implementação de um receptor de energia sem-fio completamente integrado na tecnologia CMOS.Na busca pela miniaturização foi definida a eficiência como objetivo principal do projeto. Por esse motivo, a primeira parte da tese é dedicada a estudar as escolhas que otimizam a eficiência em acoplamentos indutivos. Inicialmente, esse estudo é feito com indutores planares fabricados sobre placas de circuito impresso. São apresentados modelos para o indutor e para o acoplamento indutivo. Com base nesses modelos é proposta uma metodologia de projeto através de programação geométrica. O resultado mostra quais devem ser a frequência de operação e as dimensões dos indutores para uma determinada distância entre eles. Esses resultados são verificados através de simulações eletromagnéticas e também experimentalmente.Depois é apresentado o projeto do receptor de energia sem-fio. Esse projeto esteve focado em dois aspectos: a otimização da eficiência e a possibilidade de ser testado verdadeiramente sem-fio. Quanto à eficiência, a principal variável a ser otimizada é o fator de qualidade do indutor integrado. O indutor projetado e fabricado apresenta um fator de qualidade de 20,8 em 990 MHz, o qual é verificado experimentalmente através de um método sem-contato. Esse fator de qualidade é considerado alto para um indutor integrado em tecnologia CMOS convencional. A carga do receptor é projetada especialmente para o teste e consiste em um oscilador que converte a tensão de alimentação em uma variação da frequência. Essa frequência modula a portadora, sendo que essa informação pode ser percebida na entrada do indutor primário. Com esse método é possível estimar a eficiência do sistema sem usar fios conectados ao chip receptor. O receptor é fabricado em um chip de 1,5 mm X 1,5 mm, enquanto o indutor transmissor é impresso em uma placa de FR4. A eficiência do acoplamento, quando o indutor primário tem um diâmetro médio de 22 mm e uma distância de 15 mm do receptor, foi medida como sendo -25,4 dB na frequência de 986 MHz. Considerando as características do receptor: implementação monolítica, área do chip, eficiência do acoplamento e distância, o sistema projetado apresenta o melhor desempenho reportado na literatura.Finalmente, é proposta uma metodologia de projeto para um amplificador de potência CMOS destinado a energizar o sistema projetado. Essa metodologia concilia o compromisso entre a resistência de condução e a capacitância de porta das chaves. A área ocupada é 1,5 mm2, maior parte dela é usada pelos pads e as largas ligações de metal. Simulações pós-layout mostram uma eficiência de potência de 58% quando entregados 25,1 dBm ao indutor primário.<br> === Abstract : Inductive links have been widely studied for wireless energy transfer to implanted medical devices and radiofrequency identification tags among others. With the development of new paradigms such as ?Internet of Things" it becomes evident the need for miniaturization of the wireless energy receivers. The miniaturization is even more relevant in the case of the medical implants, because it aims to reduce the risks on the patient health. This thesis was focused into a solution that is natural when talking about miniaturization: the implementation of a CMOS fully integrated wireless power receiver.On the path to miniaturization, the efficiency was defined as the main objective of the design. For that reason, the first part of this thesis is dedicated to study the choices that optimize the efficiency in inductive links. This study is done first with planar inductors manufactured on printed boards. Several models are presented for the inductor and the inductive link. Based on those models, it is proposed a design methodology using geometric programming. The results show the inductor dimensions and the operating frequency that optimize the efficiency for a given distance. The predicted values are verified through electromagnetic simulations and also experimentally.Next the design of the wireless power receiver is presented. Such design is focused on two aspects: the optimization of efficiency and the possibility of being truly wireless tested. Regarding efficiency, the main factor to be optimized is the quality factor of the integrated inductor. The designed and fabricated inductor has a quality factor of 20.8 at 990 MHz, which is experimentally verified using a contact-less method. That quality factor is considered high for an inductor integrated in a conventional CMOS process. The load of the receiver is designed specially for the test and it consists of an oscillator that converts the supply voltage into a frequency quantity. That frequency is used to modulate the carrier and that information can be perceived at the primary inductor input. With the proposed method it is possible to estimate the system efficiency without wires connected to the receiver chip. The receiver was implemented in a 1.5 mm X 1.5 mm chip, while the transmitter inductor is printed in a FR4 board. The link efficiency was measured when the primary inductor has an average diameter of 22 mm and with a distance of 15 mm from the receiver, resulting in -25.4 dB at the frequency of 986 MHz. Considering the characteristics of the receiver: monolithic implementation, chip area, link efficiency and distance to the transmitter, the designed wireless power transfer system exhibits a better performance than state-of-the-art systems.Finally, a design methodology is proposed for a CMOS power amplifier intended to drive the designed system. That methodology solves the trade-off between the ON-resistance and gate capacitance of the switches. The area occupied is 1.5 mm2, most of it is used by the pads and the wide interconnects. Post-layout simulations showed a power efficiency of 58% when delivering 25.1 dBm to the primary inductor of the wireless power transferring system.
|
|---|
