Operação de circuitos lógicos CMOS de (ultra)-baixo consumo
Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Engenharia Elétrica. === Made available in DSpace on 2012-10-22T04:44:19Z (GMT). No. of bitstreams: 1 203234.pdf: 781639 bytes, checksum: fdc1d426ecd25ed51209ceee1b3fbb99 (MD5) === A pre...
Main Author: | |
---|---|
Other Authors: | |
Format: | Others |
Language: | Portuguese |
Published: |
Florianópolis, SC
2012
|
Subjects: | |
Online Access: | http://repositorio.ufsc.br/xmlui/handle/123456789/88010 |
id |
ndltd-IBICT-oai-repositorio.ufsc.br-123456789-88010 |
---|---|
record_format |
oai_dc |
spelling |
ndltd-IBICT-oai-repositorio.ufsc.br-123456789-880102019-01-21T16:06:30Z Operação de circuitos lógicos CMOS de (ultra)-baixo consumo Melek, Luiz Alberto Pasini Universidade Federal de Santa Catarina Galup-Montoro, Carlos Engenharia eletrica Circuitos integrados Circuitos logicos Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Engenharia Elétrica. Made available in DSpace on 2012-10-22T04:44:19Z (GMT). No. of bitstreams: 1 203234.pdf: 781639 bytes, checksum: fdc1d426ecd25ed51209ceee1b3fbb99 (MD5) A presente dissertação visa estudar o comportamento e operação de circuitos lógicos CMOS de (ultra)-baixo consumo. Envolve o dimensionamento dos transistores NMOS e PMOS que compõem os circuitos, a determinação da melhor tensão de alimentação e técnicas de polarização do poço, visando o balanceamento dos tempos de subida e descida dos circuitos e evitar desperdício de energia. Para isso, são desenvolvidas formulações analíticas para a função de transferência DC, tempos de transiente e dissipação de potência de portas lógicas estáticas. A análise do descasamento dos transistores e do efeito da dispersão tecnológica são avaliados para que se possa evitá-los ou minimizá-los. Com este intuito, técnicas de polarização do substrato são empregadas e dois circuitos de compensação são propostos. Validação das técnicas empregadas é feita com diversos circuitos e portas lógicas, através de simulações, em circuitos com componentes discretos e na forma de elementos testes em um circuito integrado fabricado especialmente para este propósito, nas tecnologias AMIS 1,5µm e TSMC 0,35µm. 2012-10-22T04:44:19Z 2012-10-22T04:44:19Z 2004 2004 info:eu-repo/semantics/publishedVersion info:eu-repo/semantics/masterThesis http://repositorio.ufsc.br/xmlui/handle/123456789/88010 203234 por info:eu-repo/semantics/openAccess xi, 101 f.| il., grafs., tabs. Florianópolis, SC reponame:Repositório Institucional da UFSC instname:Universidade Federal de Santa Catarina instacron:UFSC |
collection |
NDLTD |
language |
Portuguese |
format |
Others
|
sources |
NDLTD |
topic |
Engenharia eletrica Circuitos integrados Circuitos logicos |
spellingShingle |
Engenharia eletrica Circuitos integrados Circuitos logicos Melek, Luiz Alberto Pasini Operação de circuitos lógicos CMOS de (ultra)-baixo consumo |
description |
Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Engenharia Elétrica. === Made available in DSpace on 2012-10-22T04:44:19Z (GMT). No. of bitstreams: 1
203234.pdf: 781639 bytes, checksum: fdc1d426ecd25ed51209ceee1b3fbb99 (MD5) === A presente dissertação visa estudar o comportamento e operação de circuitos lógicos CMOS de (ultra)-baixo consumo. Envolve o dimensionamento dos transistores NMOS e PMOS que compõem os circuitos, a determinação da melhor tensão de alimentação e técnicas de polarização do poço, visando o balanceamento dos tempos de subida e descida dos circuitos e evitar desperdício de energia. Para isso, são desenvolvidas formulações analíticas para a função de transferência DC, tempos de transiente e dissipação de potência de portas lógicas estáticas. A análise do descasamento dos transistores e do efeito da dispersão tecnológica são avaliados para que se possa evitá-los ou minimizá-los. Com este intuito, técnicas de polarização do substrato são empregadas e dois circuitos de compensação são propostos. Validação das técnicas empregadas é feita com diversos circuitos e portas lógicas, através de simulações, em circuitos com componentes discretos e na forma de elementos testes em um circuito integrado fabricado especialmente para este propósito, nas tecnologias AMIS 1,5µm e TSMC 0,35µm. |
author2 |
Universidade Federal de Santa Catarina |
author_facet |
Universidade Federal de Santa Catarina Melek, Luiz Alberto Pasini |
author |
Melek, Luiz Alberto Pasini |
author_sort |
Melek, Luiz Alberto Pasini |
title |
Operação de circuitos lógicos CMOS de (ultra)-baixo consumo |
title_short |
Operação de circuitos lógicos CMOS de (ultra)-baixo consumo |
title_full |
Operação de circuitos lógicos CMOS de (ultra)-baixo consumo |
title_fullStr |
Operação de circuitos lógicos CMOS de (ultra)-baixo consumo |
title_full_unstemmed |
Operação de circuitos lógicos CMOS de (ultra)-baixo consumo |
title_sort |
operação de circuitos lógicos cmos de (ultra)-baixo consumo |
publisher |
Florianópolis, SC |
publishDate |
2012 |
url |
http://repositorio.ufsc.br/xmlui/handle/123456789/88010 |
work_keys_str_mv |
AT melekluizalbertopasini operacaodecircuitoslogicoscmosdeultrabaixoconsumo |
_version_ |
1718819251014336512 |