| Summary: | Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Mecânica, 2017. === Submitted by Raquel Almeida (raquel.df13@gmail.com) on 2017-10-27T18:48:30Z
No. of bitstreams: 1
2017_TiagoRomeirodeJesus.pdf: 8561559 bytes, checksum: 6ac0cb37c4b510941803dc783f1457d4 (MD5) === Approved for entry into archive by Raquel Viana (raquelviana@bce.unb.br) on 2018-01-05T21:01:13Z (GMT) No. of bitstreams: 1
2017_TiagoRomeirodeJesus.pdf: 8561559 bytes, checksum: 6ac0cb37c4b510941803dc783f1457d4 (MD5) === Made available in DSpace on 2018-01-05T21:01:13Z (GMT). No. of bitstreams: 1
2017_TiagoRomeirodeJesus.pdf: 8561559 bytes, checksum: 6ac0cb37c4b510941803dc783f1457d4 (MD5)
Previous issue date: 2018-01-05 === Este trabalho apresenta um sistema de auxílio à locomoção de deficientes visuais em ambientes fechados em formato de óculos, denominado Bleye (blind people eyes) onde são utilizados sensores de medição de distância para o desenvolvimento de um controlador fuzzy para desvio de obstáculos, chamado FLOA (fuzzy logic-based obstacle avoidance). Inicialmente o sistema foi desenvolvido usando código estruturado, para servir como referência e, posteriormente, foi explorado o paralelismo intrínseco dos algoritmos envolvidos usando arquiteturas de hardware mapeadas em dispositivos FPGAs (Field Programmable Gate Array) utilizando representação numérica em ponto flutuante. Um ambiente de co-simulação usando o MatlabR e o QuestasimR foi utilizado para realizar comparações numéricas com um código desenvolvido em texto estruturado que serviu como modelo de referência. A regularidade das arquiteturas em hardware desenvolvidas para o FLOA permitiu a criação de um gerador automático de código VHDL (Very high speed integrated circuits Hardware Description Language) a partir de um modelo de alto nível de controladores fuzzy Takagi-Sugeno genéricos. Com essa ferramenta de geração de código VHDL, denominada fis2hdl, foi possível comparar o impacto no consumo de recursos em relação: (a) tamanho da palavra, (b) número de entradas e (c) número de saídas. Os testes realizados com a implementação das arquiteturas de hardware propostas mostram que: (a) o sistema possui um tempo de execução de 17.5 _s, em contraste com implementações em software usando um Desktop Intel core i7 operando a 2.4 GHz e um Arduino Mega operando a 16 MHz, os quais tem um que teve um tempo de execução de 1 ms e 752 ms, respectivamente; (b) a escolha da representação numérica de 27 bits se mostrou eficiente em relação ao consumo de recursos. No pior cenário foram consumidos 8256 LUTs, 2759 FFs e 10 DSPs atingindo uma precisão de 4.89_105 se comparado com uma implementação de 64 bits e uma frequência de operação de 50 MHz; (c) No pior caso o consumo estimado de energia foi de 189 mW, sendo 92 mW de potência dinâmica. Os resultados mostram que o sistema Bleye/FLOA é eficaz quanto ao tempo de execução e o menor consumo de recursos quando comparados com uma solução de 64 bits. Finalmente, uma analise de escalabilidade realizada com auxílio da ferramenta fis2hdl permitiu verificar que o consumo de recursos de hardware aumenta mais significativamente com a variação do número de entradas do sistema, pois este parâmetro afeta diretamente o número de elementos da base de regras. === This work presents a locomotion aid system for the visually impaired in indoor environments, called Bleye (blind people eyes), where distance measuring sensors were used to develop a fuzzy system for obstacle avoidance, called FLOA (fuzzy logic-based obstacle avoidance). Initially the system was developed using structured code to serve as a reference, and later the intrinsic parallelism of the involved algorithms was explored using hardware architectures mapped on FPGAs (Field Programmable Gate Arrays) and custom floating-point numerical representations. A co-simulation environment using MatlabR and QuestasimR was used to perform numerical comparisons against the code developed in structured text that served as reference model. The regularity of the proposed hardware architectures for the FLOA allowed the creation of an automatic VHDL (Very high speed integrated circuits Hardware Description Language) code generator, called fis2hdl, from a high-level representation of generic Takagi-Sugeno fuzzy controllers. This generator tool enables to compare the impact on resource consumption in relation to: (a) word size, (b) number of inputs and (c) number of outputs. The tests performed with the implementation of the proposed hardware architectures show that: (a) the system has a execution time of 17:5_s, in contrast to software implementations based on an Desktop Intel core i7 operating at 2.4 GHz and an Arduino Mega at 16 MHZ, which achieved an execution time of 1 ms and 752 ms, respectively; (b) the choice of the 27-bit numerical representation was efficient in relation to resources consumption. In the worst case scenario, 8256 LUTs, 2759 FFs and 10 DSPs were consumed achieving an accuracy of 4.89_105 compared to a 64-bit implementation and an operational frequency of 50 MHz; (c) In the worst case, the estimated energy consumption was 189 mW (92 mW of dynamic power). The results show that the Bleye/FLOA system is efficient in terms of runtime and resource consumption if compared to a 64-bit solution. Finally, a scalability analysis was performed using the fis2hdl tool, verifying that the number of inputs notably affects the increment on the hardware resources consumption since this parameter increases the number of elements of the rule base.
|
|---|
