Mapeamento de pequena ordem na hierarquia digital sincrona

• Main Author: Machado, Luis Flavio Collares
• Other Authors: UNIVERSIDADE ESTADUAL DE CAMPINAS
• Format: Others
• Language: Portuguese
• Published: [s.n.] 1996
• Subjects: Mapeamento digital; Sincronização; Telecomunicações
• Online Access: MACHADO, Luis Flavio Collares. Mapeamento de pequena ordem na hierarquia digital sincrona. 1996. 154 f. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: <http://www.repositorio.unicamp.br/handle/REPOSIP/259773>. Acesso em: 22 jul. 2018.; http://repositorio.unicamp.br/jspui/handle/REPOSIP/259773

Orientador: Rege Romeu Scarabucci === Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação === Made available in DSpace on 2018-07-22T08:29:06Z (GMT). No. of bitstreams: 1 Machado_LuisFlavioCollares_M.pdf: 13612216 bytes, checksum: 883dace31683d3a412f8388eb4517593 (MD5) Previous issue date: 1996 === Resumo: A rede HDS (Hierarquia Digital Síncrona) já é uma realidade, hoje várias empresas estão implantando este sistema em todo o país. A HDS tornou-se um padrão mundial, não colocando na obsolescência as atuais redes PDH, pois estas podem ser interconectadas com as novas redes. Este novo padrão possibilita a interligação entre sistemas de 1,5 Mb/s e 2 Mb/s, não existindo mais fronteiras de incompatibilidade entre sistemas europeus e americanos. O gerenciamento mais abrangente, o uso da fibra óptica como meio de transmissão, uma estrutura mais inteligente de mapeamento de sinais e a possibilidade de cross-conexão consolidaram a HDS. Neste trabalho foram desenvolvidas três li¿n ANTPOT. H¿as de pesquisa: Um primeiro estudo desenvolve uma formulação para mapeamento e desmapeamento de canais de 64 kb/s nos containers VC-12 e VC-l1. A seguir, blocos funcionais são projetados utilizando a linguagem VHDL1para mapeamento e desmapeamento de canais de 2Mb/s. Finalmente muitas simulações são realizadas com blocos funcionais anteriormente projetados, utilizando agora VHDL a nível estrutural, visando principalmente a observação do fenômeno de escorregamento de sinal(slips) === Mestrado === Mestre em Engenharia Elétrica