Arquitetura do módulo de convolução para visão computacional baseada em FPGA

• Main Author: Almeida, Carlos Caetano de, 1976-
• Other Authors: UNIVERSIDADE ESTADUAL DE CAMPINAS
• Format: Others
• Published: [s.n.] 2015
• Subjects: Processamento de imagens; Visão por computador; FPGA (Field Programmable Gate Array); Discrete convolution; Image processing; Computer vision; FPGA
• Online Access: ALMEIDA, Carlos Caetano de. Arquitetura do módulo de convolução para visão computacional baseada em FPGA. 2015. 116 p. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Mecânica, Campinas, SP. Disponível em: <http://www.repositorio.unicamp.br/handle/REPOSIP/265780>. Acesso em: 27 ago. 2018.; http://repositorio.unicamp.br/jspui/handle/REPOSIP/265780

Orientador: Eurípedes Guilherme de Oliveira Nóbrega === Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Mecânica === Made available in DSpace on 2018-08-27T23:49:29Z (GMT). No. of bitstreams: 1 Almeida_CarlosCaetanode_M.pdf: 5316196 bytes, checksum: 8c3ec7a0c5709f2507df4dbc54c137b0 (MD5) Previous issue date: 2015 === Resumo: Esta dissertação apresenta o estudo de uma arquitetura para o processamento digital de imagens, desenvolvido através de dispositivos de hardware programável, no caso FPGA, para a implementação eficiente no domínio do tempo do algoritmo da convolução discreta, que permita sua integração em redes neurais de convolução com múltiplas camadas, conhecidas como ConvNets, visando sua aplicação na área de visão computacional. A implementação em software pode acarretar elevado custo computacional de muitos algoritmos, o que pode não atender às restrições de aplicações em tempo real, logo o uso de implementações em FPGA torna-se uma ferramenta atraente. A convolução 2D na área de visão computacional é um desses algoritmos. O uso de FPGA permite a adoção de execução concorrente para os algoritmos, por ser em hardware, possibilitando que as redes de convolução possam vir a ser adotadas em sistemas embarcados de visão computacional. Neste trabalho de pesquisa foram estudadas duas soluções. Na primeira foi implementado no FPGA o processador soft core NIOS II®, e programado o algoritmo. Na segunda solução, foi desenvolvida uma configuração em que o algoritmo foi implementado diretamente em hardware, sem a necessidade de um microprocessador tradicional. Os resultados mostram que uma redução expressiva do tempo de processamento pode ser esperada em aplicações reais. Na continuidade do trabalho, deverá ser implementado e testado o algoritmo completo como parte de uma aplicação de redes ConvNets === Abstract: This research work presents a study of the architecture applied to image processing, using programmable hardware devices, in this case FPGA, to an efficient implementation of the time domain discrete convolution algorithm, which enables its integration into multiple layers networks, known as ConvNets, aiming applications of computational vision. For some algorithms, the software implementation can imply high computational costs, which may not satisfy specific real time restrictions, which turns FPGA adoption an attractive solution. Image processing application of 2D convolution is one of these algorithms. Hardware implementation using FPGA can adopt algorithm concurrency, habilitating convolution nets to be adopted in embedded systems for computer vision applications. In this research work, two different solutions were studied. In the first solution, a soft core NIOS II® processor was implemented in a FPGA, and the convolution algorithm programmed. In the second solution, a complete hardware implemented algorithm was developed, exempting the need for a regular processor. Results show that an expressive processing time reduction may be expected in real applications. In the continuity of the research work, a complete ConvNet will be implemented and the convolution algorithm application tested in a more realistic condition === Mestrado === Mecanica dos Sólidos e Projeto Mecanico === Mestre em Engenharia Mecânica