Text this: Modelagem e validação de redes intrachip através de síntese comportamental