| Summary: | En los últimos años, los esquemas de compresión de imágenes basados en la
transformada de Wavelet han ido remplazando a los esquemas clásicos basados en
la transformada de Fourier, ya que son más eficientes y ofrecen una mayor
posibilidad de análisis debido a su naturaleza multiresolución[1]. La compresión de
imágenes actualmente juega un papel muy importante en el desarrollo de equipos
portátiles o de telecomunicaciones, ya que estos buscan almacenar grandes
volúmenes de información en el menor espacio posible o transmitir información a
altas velocidades. Por lo tanto, esto implica migrar de la solución software
originalmente concebida, hacia su implementación en procesadores de aplicación
específica (hardware), la cual ofrece una mayor flexibilidad y la posibilidad de
procesar los datos en tiempo real. Este trabajo presenta la implementación de una
versión optimizada del algoritmo de codificación/decodificación SPIHT (Set
Partitioning In Hierarchical Trees) sobre un arreglo de puertas programables por
campo (FPGA), para lograr una reducción considerable del tiempo de
procesamiento. Para ello, se propone una metodología de diseño digital Top-Down
capaz de adaptar el estado del arte de un algoritmo específico a su equivalente en
hardware programable. Los resultados de las pruebas experimentales demuestran
que el diseño alcanza un reducido tiempo de procesamiento, logrando codificar una
imagen transformada al dominio Wavelet de 256x256 píxeles en 50 milisegundos y
realizar la decodificación de las misma en menos de un milisegundo. Además posee
un bajo consumo de recursos, ocupando un 27% del FPGA Stratix EP1S25F1020C5
de Altera para dicha configuración. El sistema esta configurado para comunicarse
con una interfaz de usuario visual para la transferencia de imágenes y visualización
de resultados por la PC a través del Bus PCI. === Tesis
|
|---|
