A design of demultiplexer for MPEG video decoder
碩士 === 國立交通大學 === 電子研究所 === 80 === MPEG是由國際標準組織(ISO) 所開發,為傳輸率在1.5Mbit/s 左右之數位儲存媒介 上的視頻信號及相關音頻信號所制定之壓縮編碼標準。 在本論文中,針對MPEG視頻信號解碼的需求,我們設計了一個解多工器。它的架構 是以一個平行式變動長度解碼器(Parallel Structured Variable-Length Decoder ) 為基礎...
Main Authors: | , |
---|---|
Other Authors: | |
Format: | Others |
Language: | zh-TW |
Published: |
1992
|
Online Access: | http://ndltd.ncl.edu.tw/handle/70063910671301583717 |
id |
ndltd-TW-080NCTU2430021 |
---|---|
record_format |
oai_dc |
spelling |
ndltd-TW-080NCTU24300212015-10-13T14:16:54Z http://ndltd.ncl.edu.tw/handle/70063910671301583717 A design of demultiplexer for MPEG video decoder 視頻信號壓縮系統中之解多工器設計 WANG, SHI-JIE 王士潔 碩士 國立交通大學 電子研究所 80 MPEG是由國際標準組織(ISO) 所開發,為傳輸率在1.5Mbit/s 左右之數位儲存媒介 上的視頻信號及相關音頻信號所制定之壓縮編碼標準。 在本論文中,針對MPEG視頻信號解碼的需求,我們設計了一個解多工器。它的架構 是以一個平行式變動長度解碼器(Parallel Structured Variable-Length Decoder ) 為基礎;這種架構能在一個時鐘週期內解任何長度的字碼。根據MPEG的文法規格 ,我們為解多工器的控制單元建立一個有限狀態機模型 (Finite State Machine Model),設計每一個狀態的控制信號流程,並以可程式邏輯陣列(PLA) 或隨機邏輯 (Random Logic)實現控制流程。針對一個特殊而又最常用的碼書,我們設計了一個 管線式變動長度解碼法(Pipelined Variable-Length Decoding Scheme) ,可以把 碼書減少,而不影響解碼的效率。系統的最長路徑(Critical Path) 以及硬體實現 上的一些選擇也在論文中探討。整個設計已經用Verilog 硬體描述語言(Hardware Description Language) 驗證其功能。 WEI, ZHE-HE 魏哲和 1992 學位論文 ; thesis 69 zh-TW |
collection |
NDLTD |
language |
zh-TW |
format |
Others
|
sources |
NDLTD |
description |
碩士 === 國立交通大學 === 電子研究所 === 80 === MPEG是由國際標準組織(ISO) 所開發,為傳輸率在1.5Mbit/s 左右之數位儲存媒介
上的視頻信號及相關音頻信號所制定之壓縮編碼標準。
在本論文中,針對MPEG視頻信號解碼的需求,我們設計了一個解多工器。它的架構
是以一個平行式變動長度解碼器(Parallel Structured Variable-Length Decoder
) 為基礎;這種架構能在一個時鐘週期內解任何長度的字碼。根據MPEG的文法規格
,我們為解多工器的控制單元建立一個有限狀態機模型 (Finite State Machine
Model),設計每一個狀態的控制信號流程,並以可程式邏輯陣列(PLA) 或隨機邏輯
(Random Logic)實現控制流程。針對一個特殊而又最常用的碼書,我們設計了一個
管線式變動長度解碼法(Pipelined Variable-Length Decoding Scheme) ,可以把
碼書減少,而不影響解碼的效率。系統的最長路徑(Critical Path) 以及硬體實現
上的一些選擇也在論文中探討。整個設計已經用Verilog 硬體描述語言(Hardware
Description Language) 驗證其功能。
|
author2 |
WEI, ZHE-HE |
author_facet |
WEI, ZHE-HE WANG, SHI-JIE 王士潔 |
author |
WANG, SHI-JIE 王士潔 |
spellingShingle |
WANG, SHI-JIE 王士潔 A design of demultiplexer for MPEG video decoder |
author_sort |
WANG, SHI-JIE |
title |
A design of demultiplexer for MPEG video decoder |
title_short |
A design of demultiplexer for MPEG video decoder |
title_full |
A design of demultiplexer for MPEG video decoder |
title_fullStr |
A design of demultiplexer for MPEG video decoder |
title_full_unstemmed |
A design of demultiplexer for MPEG video decoder |
title_sort |
design of demultiplexer for mpeg video decoder |
publishDate |
1992 |
url |
http://ndltd.ncl.edu.tw/handle/70063910671301583717 |
work_keys_str_mv |
AT wangshijie adesignofdemultiplexerformpegvideodecoder AT wángshìjié adesignofdemultiplexerformpegvideodecoder AT wangshijie shìpínxìnhàoyāsuōxìtǒngzhōngzhījiěduōgōngqìshèjì AT wángshìjié shìpínxìnhàoyāsuōxìtǒngzhōngzhījiěduōgōngqìshèjì AT wangshijie designofdemultiplexerformpegvideodecoder AT wángshìjié designofdemultiplexerformpegvideodecoder |
_version_ |
1717751691240013824 |