一個具有容忍工作週期之頻率偵測器且運用在每秒十二點五億位元的全數位時脈與數據恢復電路
碩士 === 國立清華大學 === 電機工程學系 === 98 === 在這篇論文裡面，我們提出了一個具有容忍工作週期 (duty-cycle) 之半速率數位頻率偵測器 (digital quadricorrelator frequency detector) 且運用在每秒12.5億位元並利用TSMC 0.18μm之標準元件庫來設計的全數位時脈與數據恢復電路(clock and data recovery circuit)。藉由採用半速率的時脈與數據恢復電路架構，我們只需要提供頻率為625MHz的多相位時脈來恢復每秒12.5億位元的數據。實驗模擬結果顯示我們所設計的半速率數位頻率偵測器可以在多...
| Main Authors: | , |
|---|---|
| Other Authors: | |
| Format: | Others |
| Language: | en_US |
| Published: |
2010
|
| Online Access: | http://ndltd.ncl.edu.tw/handle/70880675150916270207 |
| Summary: | 碩士 === 國立清華大學 === 電機工程學系 === 98 === 在這篇論文裡面，我們提出了一個具有容忍工作週期 (duty-cycle) 之半速率數位頻率偵測器 (digital quadricorrelator frequency detector) 且運用在每秒12.5億位元並利用TSMC 0.18μm之標準元件庫來設計的全數位時脈與數據恢復電路(clock and data recovery circuit)。藉由採用半速率的時脈與數據恢復電路架構，我們只需要提供頻率為625MHz的多相位時脈來恢復每秒12.5億位元的數據。實驗模擬結果顯示我們所設計的半速率數位頻率偵測器可以在多相位時脈的工作週期為14%到85%之下正確地產生給數位震盪器調整頻率的up和down訊號。除此之外我們還引用了一個增加頻率判斷可信度的電路，藉此採用二元式的頻率搜尋理論。當二元式的頻率搜尋理論結束或是頻率鎖定偵測器產生了鎖定的訊號時，頻率搜尋過程即終止。藉由搭配運用數位頻率震盪器與數位延時鎖定回路，我們可以產生不同頻率的多相位時脈給我們所設計之全數位時脈與數據恢復電路中的不同區塊來運用，並且使用了一個半速率的Bang-Bang相位偵測器來當作我們的半速率相位偵測器。此外我們並使用了一個具壓抑性的數位濾波器來正確地追蹤數據與被恢復的時脈之相位並且減少被恢復的時脈之抖動量。最後藉由一個取樣器來產生被恢復的數據。經過佈局後之實驗模擬結果顯示，當我們使用27-1之虛擬亂數數據序列 (Pseudorandom bit sequence) 來產生我們的隨機資料時，其方均根抖動量與峰對峰抖動量分別為5.42ps (0.34%UI)與29.5ps (1.84%UI)。恢復的平均時脈週期為625.05MHz.
|
|---|