一個具有容忍工作週期之頻率偵測器且運用在每秒十二點五億位元的全數位時脈與數據恢復電路
碩士 === 國立清華大學 === 電機工程學系 === 98 === 在這篇論文裡面，我們提出了一個具有容忍工作週期 (duty-cycle) 之半速率數位頻率偵測器 (digital quadricorrelator frequency detector) 且運用在每秒12.5億位元並利用TSMC 0.18μm之標準元件庫來設計的全數位時脈與數據恢復電路(clock and data recovery circuit)。藉由採用半速率的時脈與數據恢復電路架構，我們只需要提供頻率為625MHz的多相位時脈來恢復每秒12.5億位元的數據。實驗模擬結果顯示我們所設計的半速率數位頻率偵測器可以在多...
| Main Authors: | , |
|---|---|
| Other Authors: | |
| Format: | Others |
| Language: | en_US |
| Published: |
2010
|
| Online Access: | http://ndltd.ncl.edu.tw/handle/70880675150916270207 |