Clock gatting for latch based design
Ingeniero Civil Electricista === Los circuitos digitales, que juegan un papel crucial en la vida cotidiana, consumen grandes cantidades de potencia lo que es considerado como una situación no deseada, lo que es particularmente cierto para equipos que dependen de baterías como celulares, es por esto...
Main Author: | Figueroa Álvarez, Joaquín |
---|---|
Other Authors: | Grimblatt Hinzpeter, Víctor |
Language: | en |
Published: |
Universidad de Chile
2012
|
Subjects: | |
Online Access: | http://www.repositorio.uchile.cl/handle/2250/111407 |
Similar Items
-
Design and Analysis of SEU Hardened Latch for Low Power and High Speed Applications
by: Satheesh Kumar S, et al.
Published: (2019-07-01) -
Latch-based Performance Optimization for FPGAs
by: Teng, Xiao
Published: (2012) -
Latch-based Performance Optimization for FPGAs
by: Teng, Xiao
Published: (2012) -
An Offset Cancelation Technique for Latch Type Sense Amplifiers
by: G. Souliotis, et al.
Published: (2014-12-01) -
Diseño de una bomba de carga en tecnología CMOS
by: Rodríguez Mecca, Luis Enrique
Published: (2015)