| Summary: | Thesis (PhD)--University of Stellenbosch, 2003. === ENGLISH ABSTRACT: The development of a tool kit for the design of superconducting programmable gate
arrays (SPGAs) is discussed. A circuit optimizer using genetic algorithms is developed
and evaluated. Techniques and a program are also developed for the generation of
segmentized 3D models with which to calculate inductance in circuit structures through
FastHenry. The ability to add random variations to the dimensions of the models is
included. These tools are then used to design novel latching elements that allow the
construction of reprogrammable Rapid Single Flux Quantum (RSFQ) circuits. A circular
process is used, whereby layouts are converted back to circuit diagrams through element
extraction, and reoptimized if necessary. Two programmable frequency dividers are then
designed; one for testing the routing and switch structures and programming architecture
of an SPGA, and another compact one for testing the latching elements and off-chip
interface. The dissertation concludes with an overview of the circuits necessary for the
implementation of a fully functional SPGA. === AFRIKAANSE OPSOMMING: Die ontwikkeling van ’n gereedskapstel vir die ontwerp van supergeleier FPGA’s
(SPGA’s) word bespreek. Eerstens word ’n stroombaanoptimeerder, wat met genetiese
algoritmes funksioneer, ontwikkel en geëvalueer. Daarna word tegnieke en ’n program
ontwikkel om driedimensionele segmentmodelle te genereer waaruit FastHenry die
induktansie van stroombaanstrukture kan bepaal. Die vermoë om toevalsveranderinge by
die dimensies van die modelle te voeg, is ook ingesluit. Hierdie gereedskap word dan
gebruik om nuwe grendelelemente te ontwerp waarmee herprogrammeerbare Rapid
Single Flux Quantum (RSFQ) stroombane gebou kan word. ’n Sirkulêre proses word
gevolg, waarvolgens uitlegte na stroombaandiagramme teruggeskakel kan word (deur
elementonttrekkings) en, indien nodig, heroptimeer kan word. Twee programmeerbare
frekwensiedelers word daarna ontwerp; een om die pulsvervoer- en skakelstrukture,
asook programmeringsargitektuur van ’n SPGA te toets, en ’n ander, kompakter een om
die grendelelemente en warmlogika koppelvlakke mee te toets. Die proefskrif sluit af met
’n oorsig oor die stroombane benodig vir die implementering van ’n volledig funksionele
SPGA.
|
|---|
