Vérification de propriétés logico-temporelles de spécifications SystemC TLM
Au-delà de la formidable évolution en termes de complexité du circuit électronique en soi, son adoption et sa diffusion ont connu, au fil des dernières années, une explosion dans un très grand nombre de domaines distincts. Un système sur puce peut incorporer une combinaison de composants aux fonctio...
Main Author: | Ferro, Luca |
---|---|
Other Authors: | Grenoble |
Language: | fr |
Published: |
2011
|
Subjects: | |
Online Access: | http://www.theses.fr/2011GRENT032/document |
Similar Items
-
Vérification de propriétés logico-temporelles de spécifications SystemC TLM
by: Ferro, Luca
Published: (2011) -
Validation de systèmes sur puce complexes du niveau transactionnel au niveau transfert de registres
by: Belhadj Amor, Zeineb
Published: (2014) -
Composants abstraits pour la vérification fonctionnelle des systèmes sur puce
by: Romenska, Yuliia
Published: (2017) -
TLM.open: a SystemC/TLM Frontend for the CADP Verification Toolbox
by: Claude Helmstetter
Published: (2014-04-01) -
Advances in SystemC/TLM virtual platforms : configuration, communication and parallelism
by: Delbergue, Guillaume
Published: (2017)