Étude des techniques d'injection de fautes par violation de contraintes temporelles permettant la cryptanalyse physique de circuits sécurisés
Si un algorithme cryptographique peut être mathématiquement sûr, son implémentation matérielle quant à elle est souvent la cible de nombreuses attaques. Cette thèse porte sur l'étude des mécanismes d'injection de fautes pouvant permettre une cryptanalyse physique des circuits sécurisés et...
Main Author: | Zussa, Loic |
---|---|
Other Authors: | Saint-Etienne, EMSE |
Language: | fr |
Published: |
2014
|
Subjects: | |
Online Access: | http://www.theses.fr/2014EMSE0757/document |
Similar Items
-
Dolaysızlık ve Glitch Arasındaki İlişkiye Bir Bakış
by: Yağız Aydın
Published: (2019-07-01) -
Procesos en la inmaterialidad. El caso del databending
by: David Baulina Guzman
Published: (2019-11-01) -
Glitch Reduction and CAD Algorithm Noise in FPGAs
by: Shum, Warren
Published: (2011) -
Glitch Reduction and CAD Algorithm Noise in FPGAs
by: Shum, Warren
Published: (2011) -
L'error en els aparells com a possibilitat estètica
by: Alejandro Schianchi
Published: (2012-12-01)