Emulation platform synthesis and NoC evaluation for embedded systems : towards next generation networks
La complexité croissante des systèmes embarqués multi-coeur exige des structures de communication flexibles et capables de supporter de nombreuses requêtes de trafics au moment de l’exécution. Les Réseaux sur Puce (NoC) émergent comme la technologie de communication la plus prometteuse pour les SoCs...
Main Author: | Alcantara de Lima, Otavio Junior |
---|---|
Other Authors: | Saint-Etienne |
Language: | en |
Published: |
2015
|
Subjects: | |
Online Access: | http://www.theses.fr/2015STET4001/document |
Similar Items
-
SPAcENoCs : A Scalable Platform for FPGA Accelerated Emulator of NoCs
by: Chen, Guangming
Published: (2013) -
Modélisation et gestion du trafic dans le cadre de réseaux sur puce multi-FPGA
by: Dorai, Atef
Published: (2017) -
PERFORMANCE EVALUATION OF A MULTI-CLOCK NoC ON FPGA
by: SWAMINATHAN, VIJAY
Published: (2007) -
NoC<sup>2</sup>: An Efficient Interfacing Approach for Heavily-Communicating NoC-Based Systems
by: Ahmed A. Morgan, et al.
Published: (2020-01-01) -
COMPARISON OF SINGLE-PORT AND MULTI-PORT NoCs WITH CONTEMPORARY BUSES ON FPGAs
by: BHATTACHARYA, PRASUN
Published: (2006)