Генерация тестовых программ для подсистемы управления памятью микропроцессора
В работе рассматривается методика генерации тестовых программ, предназначенных для функционального тестирования подсистемы управления памятью микропроцессора. Предлагаемый подход основан на формальной спецификации инструкций, работающих с памятью, и устройств подсистемы, включая буфер трансляции адр...
| Main Authors: | , |
|---|---|
| Format: | Article |
| Language: | English |
| Published: |
Ivannikov Institute for System Programming of the Russian Academy of Sciences
2009-01-01
|
| Series: | Труды Института системного программирования РАН |
| Online Access: | https://www.ispras.ru/en/proceedings/isp_17_2009/isp_17_2009_119/ |
| Summary: | В работе рассматривается методика генерации тестовых программ, предназначенных для функционального тестирования подсистемы управления памятью микропроцессора. Предлагаемый подход основан на формальной спецификации инструкций, работающих с памятью, и устройств подсистемы, включая буфер трансляции адресов и кэш-память. Использование формальных описаний позволяет автоматизировать разработку генератора тестовых программ, и, что не менее важно, систематизировать тестирование за счет четкого определения целей тестирования. Для генерации тестовых программ в предлагаемом подходе используются комбинаторные техники — тестовые воздействия на микропроцессор представляются в виде цепочек инструкций небольшой длины, составленных из различных сочетаний тестовых ситуаций. |
|---|---|
| ISSN: | 2079-8156 2220-6426 |