A Novel Reduction Circuit Based on Binary Tree Path Partition on FPGAs
Due to high parallelism, field-programmable gate arrays are widely used as accelerators in engineering and scientific fields, which involve a large number of operations of vector and matrix. High-performance accumulation circuits are the key to large-scale matrix operations. By selecting the adder a...
Main Authors: | Linhuai Tang, Zhihong Huang, Gang Cai, Yong Zheng, Jiamin Chen |
---|---|
Format: | Article |
Language: | English |
Published: |
MDPI AG
2021-01-01
|
Series: | Algorithms |
Subjects: | |
Online Access: | https://www.mdpi.com/1999-4893/14/2/30 |
Similar Items
-
Arquitetura pipeline reconfigurável através de instruções geradas por programação genética para processamento morfológico de imagens digitais utilizando FPGAs
by: Emerson Carlos Pedrino
Published: (2008) -
Arquitetura pipeline reconfigurável através de instruções geradas por programação genética para processamento morfológico de imagens digitais utilizando FPGAs
by: Pedrino, Emerson Carlos
Published: (2008) -
Uma arquitetura sistólica para solução de sistemas lineares implementada com circuitos FPGAs.
by: Antônio Carlos de Oliveira Souza Aragão
Published: (1998) -
Uma arquitetura sistólica para solução de sistemas lineares implementada com circuitos FPGAs.
by: Aragão, Antônio Carlos de Oliveira Souza
Published: (1998) -
Design Methodologies and CAD Tools for Leakage Power Optimization in FPGAs
by: Hassan, Hassan
Published: (2008)