Synthèse pour une Logique Temps-Réel Faible
Dans cette thèse, nous nous intéressons à la spécification et à la synthèse de contrôleurs des systèmes temps-réels. Les modèles pour ces systèmes sont des Event-recording Automata. Nous supposons que les contrôleurs observent tous les évènements se produisant dans le système et qu'ils peuvent...
| Main Author: | |
|---|---|
| Language: | ENG |
| Published: |
Université Sciences et Technologies - Bordeaux I
2009
|
| Subjects: | |
| Online Access: | http://tel.archives-ouvertes.fr/tel-00440829 http://tel.archives-ouvertes.fr/docs/00/44/08/29/PDF/nguena_timo_these_WTmu.pdf |