SAT based environment for logical capacity evaluation of via configurable block templates

SAT based environment for logical capacity evaluation of via configurable block templates

Show other versions (2)

ASICs estruturados com leiautes regulares representam uma das soluções para a perda de rendimento de fabricação de circuitos integrados em tecnologias nanométricas causada pela distorção de fotolitografia. Um método de projeto de circuitos integrados ainda mais restritivo resulta em ASICs estruturad...

Full description

Bibliographic Details
Main Author: Dal Bem, Vinícius
Other Authors: Ribas, Renato Perez
Format: Others
Language:English
Published: 2016
Subjects:
Microeletrônica
Circuitos integrados
Manufacturing yield
Nanometer technology
Photolithography
Structured ASIC
Regular layout
Via-configurable
CAD
Computer-aided design
SAT
Satisfiability
Block templates
Logical capacity
Digital IC design
Online Access:http://hdl.handle.net/10183/142737

Internet

http://hdl.handle.net/10183/142737

Similar Items