Têmpera simulada aplicada no mapeamento tecnológico de FPGAs baseadas em LUTs

Têmpera simulada aplicada no mapeamento tecnológico de FPGAs baseadas em LUTs

Submitted by Aline Batista (alinehb.ufpel@gmail.com) on 2017-03-23T21:50:38Z No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Têmpera simulada aplicada no mapeamento tecnológico de FPGAs baseadas em LUTs.pdf: 6180241 bytes, checksum: 0999141a1ddfa162736d...

Full description

Bibliographic Details
Main Author: Nachtigall, Matheus Garcia
Other Authors: http://lattes.cnpq.br/0481478169272902
Language:Portuguese
Published: Universidade Federal de Pelotas 2017
Subjects:
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
Otimizacão de circuitos integrados
Mapeamento tecnológico
Têmpera simulada
FPGA
Integrated circuit optimization
Technology mapping
Simulated annealing
Online Access:http://repositorio.ufpel.edu.br:8080/handle/prefix/3294

Internet

http://repositorio.ufpel.edu.br:8080/handle/prefix/3294

Similar Items