Algoritmos de sintese de Pipeline de processadores para sistemas embutidos : minimização de custos, numero de processadores e latencia

Algoritmos de sintese de Pipeline de processadores para sistemas embutidos : minimização de custos, numero de processadores e latencia

Orientador: Alice Maria B. H. Tokarnia === Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação === Made available in DSpace on 2018-08-07T23:40:08Z (GMT). No. of bitstreams: 1 Silva_RogerioSigrist_M.pdf: 816659 bytes, checksum: 206ce45bc91764...

Full description

Bibliographic Details
Main Author: Silva, Rogerio Sigrist
Other Authors: UNIVERSIDADE ESTADUAL DE CAMPINAS
Format: Others
Language:Portuguese
Published: [s.n.] 2006
Subjects:
Sistemas embarcados (Computadores)
Computadores canalizados
Agenda de execução (Administração) - Processamento de dados
Embedded system
Scheduling
Pipeline
Online Access:SILVA, Rogerio Sigrist. Algoritmos de sintese de Pipeline de processadores para sistemas embutidos: minimização de custos, numero de processadores e latencia. 2006. 112p. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: <http://www.repositorio.unicamp.br/handle/REPOSIP/260077>. Acesso em: 7 ago. 2018.
http://repositorio.unicamp.br/jspui/handle/REPOSIP/260077

Internet

SILVA, Rogerio Sigrist. Algoritmos de sintese de Pipeline de processadores para sistemas embutidos: minimização de custos, numero de processadores e latencia. 2006. 112p. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: <http://www.repositorio.unicamp.br/handle/REPOSIP/260077>. Acesso em: 7 ago. 2018.
http://repositorio.unicamp.br/jspui/handle/REPOSIP/260077

Similar Items