Projeto e implementação em VLSI de uma rede neural auto-organizavel usando sintese automatica de auto nivel
Orientador: Furio Damiani === Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica === Made available in DSpace on 2018-07-23T02:58:50Z (GMT). No. of bitstreams: 1 JaraPerez_MarceloArturo_D.pdf: 13161407 bytes, checksum: 06cc03b52bc981c0309838ebf8cd7fa2 (MD5) Prev...
Main Author: | Jara Perez, Marcelo Arturo |
---|---|
Other Authors: | UNIVERSIDADE ESTADUAL DE CAMPINAS |
Format: | Others |
Language: | Portuguese |
Published: |
[s.n.]
1997
|
Subjects: | |
Online Access: | JARA PEREZ, Marcelo Arturo. Projeto e implementação em VLSI de uma rede neural auto-organizavel usando sintese automatica de auto nivel. 1997. 155f. Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica, Campinas, SP. Disponível em: <http://www.repositorio.unicamp.br/handle/REPOSIP/260403>. Acesso em: 22 jul. 2018. http://repositorio.unicamp.br/jspui/handle/REPOSIP/260403 |
Similar Items
-
Desenvolvimento de estratégia de pré-codificação e de predição de canal para o enlace direto de Sistemas MIMO Multiusuário
by: Leite, João Paulo
Published: (2010) -
Estudo do fluxo de projeto de circuitos integrados digitais de aplicação especifica (ASICS) aplicado a um CI monitor de velocidade
by: Melo, Wellington Romeiro de
Published: (2004) -
Projeto de circuitos digitais sequenciais por algoritmos baseados em programação genética cartesiana em FPGA
by: Oliveira, Vitor Coimbra de
Published: (2019) -
Uma implementação em FPGA de um processador de vizinhança para aplicação em imagens digitais
by: Adário, Alexandro Magno dos Santos
Published: (1997) -
Implementação de arquiteturas SIMD
by: Carissimi, Alexandre da Silva
Published: (2015)