Circuito elevador de tensão de alta eficiencia, controlado por duas fases de clock, implementado em tecnologia CMOS

• Main Author: Cruz, Carlos Augusto de Moraes
• Other Authors: UNIVERSIDADE ESTADUAL DE CAMPINAS
• Format: Others
• Language: Portuguese
• Published: [s.n.] 2009
• Subjects: Microeletrônica; Circuitos integrados; Circuitos eletrônicos; Conversores eletrônicos; Economia de energia; Microelectronics; Integrated circuits; Electronic circuits; Electronic converters; Energy economics
• Online Access: CRUZ, Carlos Augusto de Moraes. Circuito elevador de tensão de alta eficiencia, controlado por duas fases de clock, implementado em tecnologia CMOS. 2009. 124 p. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: <http://www.repositorio.unicamp.br/handle/REPOSIP/262028>. Acesso em: 14 ago. 2018.; http://repositorio.unicamp.br/jspui/handle/REPOSIP/262028

Orientador: Carlos Alberto dos Reis Filho === Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação === Made available in DSpace on 2018-08-14T20:00:24Z (GMT). No. of bitstreams: 1 Cruz_CarlosAugustodeMoraes_M.pdf: 2125247 bytes, checksum: 9593aba66491a2d9c6a4a29dce9e17f7 (MD5) Previous issue date: 2009 === Resumo: Este trabalho propõe uma nova estrutura de circuito elevador de tensão de onda completa implementável em tecnologia CMOS padrão, que tem como características relevantes uma eficiência energética maior do que estruturas similares anteriores, seu controle é efetuado por apenas duas fases de clock e também esta estrutura implementa controle de sobre-tensão no óxido de porta de seus transistores MOS, de modo que seja o mínimo possível. A estrutura proposta é apresentada em quatro diferentes versões, que têm por objetivo otimizar o funcionamento do circuito de modo a reduzir o tempo de subida de sua curva de tensão de saída, e também buscando uma estrutura livre de sobre-tensão no óxido de porta de todos os seus transistores. No desenvolvimento deste trabalho foram projetados e fabricados em tecnologia CMOS 0.35jm distintas configurações de circuitos elevadores de tensão, conhecidos na literatura como chargepumps. Os resultados obtidos tanto das simulações como das caracterizações destes circuitos permitem constatar que o trabalho realizado representa uma contribuição na área. === Abstract: This work proposes a new full wave voltage multiplier structure realizable in standard CMOS technology, which features a power efficiency that is higher than previous similar structures, its control is performed by only two clock phases, and it also performs gate-oxide voltage overstress control of its MOS transistors toward making it be as low as possible. The new structure is presented in four different versions. These distinct versions were developed aiming at to optimize the circuit operation in order to reduce the rise-time of its output voltage, and also to accomplish a structure without gate-oxide overstress in all its MOS transistors. Throughout the course of this work, distinct configurations of voltage multiplier circuits were designed and manufactured in 0.35jm CMOS technology, these circuits are known in the literature as charge pumps. The conclusion that this work represents a contribution in this field is based on the simulations and measurement results of these circuits. === Mestrado === Eletrônica, Microeletrônica e Optoeletrônica === Mestre em Engenharia Elétrica