Geração e vetorização de instruções de multiplicação e acumulação para processadores DSP SIMD

Geração e vetorização de instruções de multiplicação e acumulação para processadores DSP SIMD

Orientador : Guido Costa Souza de Araujo === Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação === Made available in DSpace on 2018-07-27T21:58:37Z (GMT). No. of bitstreams: 1 Fargasch_NataliaViana_M.pdf: 3686476 bytes, checksum: 309fba7a4a0c16dcd92d2ef76510d72b (MD...

Full description

Bibliographic Details
Main Author: Fargasch, Natalia Viana
Other Authors: UNIVERSIDADE ESTADUAL DE CAMPINAS
Format: Others
Language:Portuguese
Published: [s.n.] 2000
Subjects:
Compiladores (Programas de computador)
Linguagem de programação (Computadores)
Online Access:FARGASCH, Natalia Viana. Geração e vetorização de instruções de multiplicação e acumulação para processadores DSP SIMD. 2000. 81p. Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação, Campinas, SP. Disponível em: <http://www.repositorio.unicamp.br/handle/REPOSIP/276501>. Acesso em: 27 jul. 2018.
http://repositorio.unicamp.br/jspui/handle/REPOSIP/276501

Internet

FARGASCH, Natalia Viana. Geração e vetorização de instruções de multiplicação e acumulação para processadores DSP SIMD. 2000. 81p. Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação, Campinas, SP. Disponível em: <http://www.repositorio.unicamp.br/handle/REPOSIP/276501>. Acesso em: 27 jul. 2018.
http://repositorio.unicamp.br/jspui/handle/REPOSIP/276501

Similar Items