Estimativa e redu??o da dissipa??o de pot?ncia em redes intra-chip com chaveamento por pacotes
Made available in DSpace on 2015-04-14T14:49:05Z (GMT). No. of bitstreams: 1 411702.pdf: 1801479 bytes, checksum: 77884f26b3b3891c3df19805dedffc5e (MD5) Previous issue date: 2009-01-12 === No passado, as maiores preocupa??es de um projetista VLSI compreendiam ?rea de sil?cio, desempenho, custo e c...
| Main Author: | |
|---|---|
| Other Authors: | |
| Format: | Others |
| Language: | Portuguese |
| Published: |
Pontif?cia Universidade Cat?lica do Rio Grande do Sul
2015
|
| Subjects: | |
| Online Access: | http://tede2.pucrs.br/tede2/handle/tede/5044 |