Graph-based algorithms for transistor count minimization in VLSI circuit EDA tools

Graph-based algorithms for transistor count minimization in VLSI circuit EDA tools

Show other versions (2)

Esta dissertação de mestrado introduz um conjunto de algoritmos baseados em grafos para a obtenção de circuitos VLSI com um número reduzido de transistores utilziando células simples. Esses algoritmos têm um foco principal na minimização do número de nodos em representações AIG e mapear essa estrutu...

Full description

Bibliographic Details
Main Author: Matos, Jody Maick Araujo de
Other Authors: Reis, Andre Inacio
Format: Others
Language:English
Published: 2016
Subjects:
Microeletrônica
Algoritmos
Vlsi : Circuitos integrados : Eletronica
Benchmark circuits
Transistor count
Logic synthesis
Technology mapping
Online Access:http://hdl.handle.net/10183/147759

Internet

http://hdl.handle.net/10183/147759

Similar Items