Utilizando folding no projeto de portas lógicas robustas à variabilidade de processo
Este trabalho visa explorar técnicas de projeto de células que possibilitem a minimização dos efeitos da variabilidade de processo sobre o comportamento elétrico dos circuitos integrados. Para este trabalho foram abordados aspectos de regularidade, principalmente na camada de polisilício. A técnica...
| Main Author: | |
|---|---|
| Other Authors: | |
| Format: | Others |
| Language: | Portuguese |
| Published: |
2013
|
| Subjects: | |
| Online Access: | http://hdl.handle.net/10183/78529 |