RISC/B雛型處理機之測試與製作
碩士 === 逢甲大學 === 資訊工程研究所 === 78 === RISC/B為適用於高性能工作站而設計的32位元RISC型式處理機。對RISC/B的指令集， 導管式(pipeline)作業，多重重疊暫存器組(MRS) 以及分離式隱藏記憶體本所過去已 經作了詳細的研究，並利用ISPS在VAX-780 上進行模擬，得到很好的結果。為了對這 些研究成果做比較實際的驗證，我們進行雛型機之製作。 本文中將對RISC/B雛...
| Main Authors: | , |
|---|---|
| Other Authors: | |
| Format: | Others |
| Language: | zh-TW |
| Published: |
1990
|
| Online Access: | http://ndltd.ncl.edu.tw/handle/23712784073910207496 |