基於IEEE1500且支援多個時脈域之自動化延遲錯誤測試架構
碩士 === 國立清華大學 === 電機工程學系 === 96 === 在半導體產業技術的高度發展之下，晶片中所擁有的電晶體個數隨著製程技術的提升呈現出一個高速的成長趨勢，也使原本只擁有單一功能的晶片可以將一個完整的系統置入其中，這就是所謂的系統晶片(System on Chip)。而為了提升靈活性，設計有著多時脈域的系統晶片也越來越受歡迎。在另依方面，隨著操作頻率的提升，許多與時間有關的問題以及所造成的錯誤也變的越趨嚴重，其中我們將針對因延遲所造成的錯誤做一個討論，稱之為延遲錯誤測試(Delay Fault Testing) 。 對系統晶片而言，目前已有一套關於系統晶片測試的標準存在...
| Main Authors: | , |
|---|---|
| Other Authors: | |
| Format: | Others |
| Language: | en_US |
| Online Access: | http://ndltd.ncl.edu.tw/handle/40452829873180526605 |