基於IEEE1500且支援多個時脈域之自動化延遲錯誤測試架構
碩士 === 國立清華大學 === 電機工程學系 === 96 === 在半導體產業技術的高度發展之下,晶片中所擁有的電晶體個數隨著製程技術的提升呈現出一個高速的成長趨勢,也使原本只擁有單一功能的晶片可以將一個完整的系統置入其中,這就是所謂的系統晶片(System on Chip)。而為了提升靈活性,設計有著多時脈域的系統晶片也越來越受歡迎。在另依方面,隨著操作頻率的提升,許多與時間有關的問題以及所造成的錯誤也變的越趨嚴重,其中我們將針對因延遲所造成的錯誤做一個討論,稱之為延遲錯誤測試(Delay Fault Testing) 。 對系統晶片而言,目前已有一套關於系統晶片測試的標準存在...
Main Authors: | Yu-Chieh Huang, 黃俞傑 |
---|---|
Other Authors: | Tsin-Yuan Chang |
Format: | Others |
Language: | en_US |
Online Access: | http://ndltd.ncl.edu.tw/handle/40452829873180526605 |
Similar Items
-
降低延遲錯誤測試中所消耗的功率
by: Chun-Ru Shih, et al. -
利用基於對數極座標影像修補之空間域錯誤隱匿
by: Wu, Wei-Cheng, et al. -
利用正規模型自動化生成時脈精準與時脈數精準的交易層級匯流排模型
by: Chen Kang Lo, et al. -
基於賽局理論之新的時間及空間域之錯誤隱藏
by: Lu, Jiun-Shien, et al. -
自動化IC測試報告
by: Cheng-Hsien Chou, et al.
Published: (2016)