以標準細胞原件庫設計之記憶體時序量測電路

• Main Authors: Chang, Yi-Chung, 張譯中
• Other Authors: Huang, Shi-Yu
• Format: Others
• Language: en_US
• Published: 2011
• Online Access: http://ndltd.ncl.edu.tw/handle/84067966660232557618

碩士 === 國立清華大學 === 電機工程學系 === 99 === 在現今的電子產品當中，幾乎所有的產品都會有記憶體元件在晶片中。如果我們沒有記憶體相關的時序參數，將會很難對產品下定規格。傳統上會使用測試機台對記憶體的時序參數做量測。然而，一些測試機台的周邊器材，像是探針以及與晶片之間連接的傳輸線等等，都會造成一些額外的延遲時間，這會導致量測結果的誤差。另外，針對系統晶片(system-on-chip)，我們很難直接存取內部記憶體的輸入輸出訊號。因此我們需要一個內嵌式解決方案。在這篇論文裡面，我們提出一種能量測記憶體時序參數的架構。它能夠量測準備/保持時間 (setup/hold Time) 以及存取時間(access time)。在準備/保持時間的量測，我們使用有效訊號(valid signal)來使輸入訊號只會在有效窗口(valid window)中輸入正確的值。我們可藉由調整有效窗口與時脈訊號之間的時序關係，來量測出準備/保持時間。在存取時間量測的部分，我們使用一個時間至數位轉換器 (time-to-digital converter)。它能夠記錄最差情況的結果，因此我們能夠跑完完整的測試之後，最後得到最壞情況的存取時間。我們也針對準備/保持時間以及存取時間的量測提出校準方案(calibration scheme)。這份電路完全是以標準元件所組成，因此很容易轉移到期它製程上。我們以 TSMC 0.18um製程來實現，實驗結果顯示準備時間/保持時間的誤差在2.4% / 7.5%內，存取時間的誤差在4.4%以內。在使用4096x64的記憶體時，僅有6.2%額外面積代價。