聯合設計架構取向低密度奇偶檢查迴旋碼並且以記憶體存取之平行混合運算解碼器架構
碩士 === 國立清華大學 === 電機工程學系 === 99 === 在這篇論文中，我們設計了架構取向的(architecture-aware以下簡 稱AA)低密度奇偶檢查迴旋碼(LDPC-CC)並且提出以記憶體儲存資訊之 Shuffled MPD平行運算解碼器架構。 我們提出了一個建構AA-LDPC-CC的方法，使能夠以記憶體存取且可同時平行處理 於疊代解碼與多節點運算兩種維度的Shuffled解碼器。此碼被建構 於避免解碼器上記憶體存取上之資料碰撞，且能解決使用管線架構造成 之效能損失。 LDPC-CC解碼器是由基本運算單元(processor)串接而形成整個解碼運算， 而且每個pr...
| Main Authors: | , |
|---|---|
| Other Authors: | |
| Format: | Others |
| Language: | en_US |
| Online Access: | http://ndltd.ncl.edu.tw/handle/71733376778294522248 |