Synthesis for a weak real-time logic

Synthesis for a weak real-time logic

Dans cette thèse, nous nous intéressons à la spécification et à la synthèse de contrôleurs des systèmes temps-réels. Les modèles pour ces systèmes sont des Event-recording Automata. Nous supposons que les contrôleurs observent tous les évènements se produisant dans le système et qu'ils peuvent...

Full description

Bibliographic Details
Main Author: Nguena-Timo, Omer
Other Authors: Bordeaux 1
Language:en
Published: 2009
Subjects:
Systèmes temps-réel
Event-Recording automata
Logique temps-réel
Satisfaisabilité
Event-Recording Logic
Méthodes formelles
Vérification
Synthèse de contrôleurs
Real-time systems
Event-recording automata
Formal methods
Real-time logic
Μ-calculus
Event-recording logic
Satisfiability
Model-checking
Controller synthesis
Online Access:http://www.theses.fr/2010BOR13931/document

Internet

http://www.theses.fr/2010BOR13931/document

Similar Items