Study and Reduction of Power Consumption during Test of Digital Circuits

Study and Reduction of Power Consumption during Test of Digital Circuits

Cette thèse concerne l'étude et la réduction de la consommation de puissance durant le test par scan des circuits digitaux. Afin de détecter les défauts de délai de transition, les deux principales structures sont utilisés dans la pratique: Launch-Off-Shift (LOS) et launch-Off-Capture (LOC). L&...

Full description

Bibliographic Details
Main Author: Wu, Fangmei
Other Authors: Montpellier 2
Language:en
Published: 2011
Subjects:
Scan Test
Launch-off-Capture
Launch-off-Shift
Consommation de Puissance de Pic
Scan test
Peak Power
Power-aware
Online Access:http://www.theses.fr/2011MON20072/document

Internet

http://www.theses.fr/2011MON20072/document

Similar Items