Intégration 3D de nanofils Si-SiGe pour la réalisation de transistors verticaux 3D à canal nanofil
Le but de cette thèse est de réaliser et d’étudier les propriétés électroniques d’un transistor à canal nanofil monocristallin à base de Si/SiGe (voir figure), élaboré par croissance CVD-VLS, à grille enrobante ou semi-enrobante en exploitant une filière technologique compatible CMOS. Ces transistor...
Main Author: | |
---|---|
Other Authors: | |
Language: | fr |
Published: |
2012
|
Subjects: | |
Online Access: | http://www.theses.fr/2012GRENT108/document |
id |
ndltd-theses.fr-2012GRENT108 |
---|---|
record_format |
oai_dc |
spelling |
ndltd-theses.fr-2012GRENT1082018-06-22T04:56:26Z Intégration 3D de nanofils Si-SiGe pour la réalisation de transistors verticaux 3D à canal nanofil 3D Integration of Si/SiGe heterostructured nanowires for nanowire transistors. Nanofil Intégration 3D Transistor vertical Hétérostructures SiGe Grille enrobante Nanowire 3D Integration Vertical Transistor Heterostructure SiGe Wrap gate Le but de cette thèse est de réaliser et d’étudier les propriétés électroniques d’un transistor à canal nanofil monocristallin à base de Si/SiGe (voir figure), élaboré par croissance CVD-VLS, à grille enrobante ou semi-enrobante en exploitant une filière technologique compatible CMOS. Ces transistors vont nous permettre d’augmenter la densité d’intégration et de réaliser de nouvelles fonctionnalités (par exemple : des interconnections reconfigurables) dans les zones froides d’un circuit intégré. La thèse proposée se déroulera dans le cadre d'une collaboration entre le laboratoire LTM-CNRS et le laboratoire SiNaPS du CEA/INAC/SP2M et utilisera la Plateforme Technologique Amont (PTA) au sein du pôle MINATEC. The goal of this thesis is to build and characterize nanowire based field-effect-transistors. These FET will have either back or wrapping gate using standard CMOS process. Theses transistors will allow us to increase the integration density in back end stages of IC's fabrication and add new functionnalities suc as reconfigurable interconnections. The thesis will be done in collaboration between LTM/CNRS and CEA/INAC/SP2M/SiNaPS laboratories using the PTA facilities located in MINATEC. Electronic Thesis or Dissertation Text fr http://www.theses.fr/2012GRENT108/document Rosaz, Guillaume 2012-12-11 Grenoble Baron, Thierry |
collection |
NDLTD |
language |
fr |
sources |
NDLTD |
topic |
Nanofil Intégration 3D Transistor vertical Hétérostructures SiGe Grille enrobante Nanowire 3D Integration Vertical Transistor Heterostructure SiGe Wrap gate |
spellingShingle |
Nanofil Intégration 3D Transistor vertical Hétérostructures SiGe Grille enrobante Nanowire 3D Integration Vertical Transistor Heterostructure SiGe Wrap gate Rosaz, Guillaume Intégration 3D de nanofils Si-SiGe pour la réalisation de transistors verticaux 3D à canal nanofil |
description |
Le but de cette thèse est de réaliser et d’étudier les propriétés électroniques d’un transistor à canal nanofil monocristallin à base de Si/SiGe (voir figure), élaboré par croissance CVD-VLS, à grille enrobante ou semi-enrobante en exploitant une filière technologique compatible CMOS. Ces transistors vont nous permettre d’augmenter la densité d’intégration et de réaliser de nouvelles fonctionnalités (par exemple : des interconnections reconfigurables) dans les zones froides d’un circuit intégré. La thèse proposée se déroulera dans le cadre d'une collaboration entre le laboratoire LTM-CNRS et le laboratoire SiNaPS du CEA/INAC/SP2M et utilisera la Plateforme Technologique Amont (PTA) au sein du pôle MINATEC. === The goal of this thesis is to build and characterize nanowire based field-effect-transistors. These FET will have either back or wrapping gate using standard CMOS process. Theses transistors will allow us to increase the integration density in back end stages of IC's fabrication and add new functionnalities suc as reconfigurable interconnections. The thesis will be done in collaboration between LTM/CNRS and CEA/INAC/SP2M/SiNaPS laboratories using the PTA facilities located in MINATEC. |
author2 |
Grenoble |
author_facet |
Grenoble Rosaz, Guillaume |
author |
Rosaz, Guillaume |
author_sort |
Rosaz, Guillaume |
title |
Intégration 3D de nanofils Si-SiGe pour la réalisation de transistors verticaux 3D à canal nanofil |
title_short |
Intégration 3D de nanofils Si-SiGe pour la réalisation de transistors verticaux 3D à canal nanofil |
title_full |
Intégration 3D de nanofils Si-SiGe pour la réalisation de transistors verticaux 3D à canal nanofil |
title_fullStr |
Intégration 3D de nanofils Si-SiGe pour la réalisation de transistors verticaux 3D à canal nanofil |
title_full_unstemmed |
Intégration 3D de nanofils Si-SiGe pour la réalisation de transistors verticaux 3D à canal nanofil |
title_sort |
intégration 3d de nanofils si-sige pour la réalisation de transistors verticaux 3d à canal nanofil |
publishDate |
2012 |
url |
http://www.theses.fr/2012GRENT108/document |
work_keys_str_mv |
AT rosazguillaume integration3ddenanofilssisigepourlarealisationdetransistorsverticaux3dacanalnanofil AT rosazguillaume 3dintegrationofsisigeheterostructurednanowiresfornanowiretransistors |
_version_ |
1718702556376465408 |