Etude et modélisation compacte du transistor FinFET ultime

Etude et modélisation compacte du transistor FinFET ultime

Show other versions (1)

Une des principales solutions technologiques liées à la réduction d’échelle de la technologie CMOS est aujourd’hui clairement orientée vers les transistors MOSFET faiblement dopés à multiples grilles. Ceux-ci proposent une meilleure immunité contre les effets canaux courts comparés aux transistors M...

Full description

Bibliographic Details
Main Author: Chevillon, Nicolas
Other Authors: Strasbourg
Language:fr
Published: 2012
Subjects:
FinFET
Mosfet à multiple grilles
Sans jonction
Modèle compact
Température
TCAD
Verilog-A
Extraction de paramètres
Simulation de circuits
Modélisation niveau-porte
Multigate mosfet
Junctionless FET
Compact model
Temperature
Parameter extraction
Circuit simulation
Gate-level modeling
621.38
Online Access:http://www.theses.fr/2012STRAD016/document

Internet

http://www.theses.fr/2012STRAD016/document

Similar Items