Designing Optimized parallel interleaver architecture for Turbo and LDPC decoders
Les codes correcteurs d’erreurs sont largement utilisés dans des domaines allant de l’automobile aux communications sans fils. La complexité croissante des algorithmes implémentés et l’augmentation continue des débits applicatifs constituent des contraintes fortes pour la conception d’architectures...
| Main Author: | |
|---|---|
| Other Authors: | |
| Language: | en |
| Published: |
2014
|
| Subjects: | |
| Online Access: | http://www.theses.fr/2014LORIS337/document |