Modélisation compacte et conception de circuit hybride pour les dispositifs spintroniques basés sur la commutation induite par le courant
La miniaturisation du nœud technologique de CMOS en dessous de 90 nm conduit à une forte consommation statique pour les mémoires et les circuits logiques, due aux courants de fuite de plus en plus importants. La spintronique, une technologie émergente, est d’un grand intérêt pour remédier à ce probl...
| Main Author: | |
|---|---|
| Other Authors: | |
| Language: | en |
| Published: |
2014
|
| Subjects: | |
| Online Access: | http://www.theses.fr/2014PA112153/document |