Conception d’une mémoire SRAM en tension sous le seuil pour des applications biomédicales et les nœuds de capteurs sans fils en technologies CMOS avancées

Conception d’une mémoire SRAM en tension sous le seuil pour des applications biomédicales et les nœuds de capteurs sans fils en technologies CMOS avancées

L’émergence des circuits complexes numériques, ou System-On-Chip (SOC), pose notamment la problématique de la consommation énergétique. Parmi les blocs fonctionnels significatifs à ce titre, apparaissent les mémoires et en particulier les mémoires statiques (SRAM). La maîtrise de la consomm...

Full description

Bibliographic Details
Main Author: Feki, Anis
Other Authors: Lyon, INSA
Language:en
Published: 2015
Subjects:
Electronique
Cicrcuit numérique CMOS
System on Chip - SOC
Mémoire statique - SRAM
Alimentation à très faible tension
Technologie FDSOI - Fully Depleted Silicon On Insulator
Circuit de test embarqué
Electronics
Digital CMOS circuit
Static random access memory - SRAM
Ultra-Low-Voltage power supply
FDSOI - Fully Depleted Silicon On Insulator
Embedded test chips
621.397 072
Online Access:http://www.theses.fr/2015ISAL0018/document

Internet

http://www.theses.fr/2015ISAL0018/document

Similar Items