Método otimizado de arquitetura de coerência de cache baseado em sistemas embarcados multinúcleos.
A tese apresenta um método de arquitetura de coerência de cache especializado por sistemas embarcados. Um das contribuições principais deste método é apresentar uma proposição de arquitetura CMP de memória compartilhada orientada a padrões de acesso a memória e de um protocolo de coerência híbrido....
| Main Author: | |
|---|---|
| Other Authors: | |
| Format: | Others |
| Language: | pt |
| Published: |
Biblioteca Digitais de Teses e Dissertações da USP
2011
|
| Subjects: | |
| Online Access: | http://www.teses.usp.br/teses/disponiveis/3/3142/tde-03042012-082623/ |