Uma ferramenta geradora de código Bluespec SystemVerilog a partir de máquina de estados finitos descrita em UML e C
O contínuo avanço da capacidade dos circuitos integrados e a necessidade de sistemas embarcados cada vez mais complexos para lidar com os problemas atuais, com prazos cada vez mais curtos, estão direcionando o desenvolvimento de sistemas de circuitos integrados para ambientes de alto nível de abstra...
| Main Author: | |
|---|---|
| Other Authors: | |
| Format: | Others |
| Language: | pt |
| Published: |
Biblioteca Digitais de Teses e Dissertações da USP
2012
|
| Subjects: | |
| Online Access: | http://www.teses.usp.br/teses/disponiveis/55/55134/tde-15042013-102159/ |