LALP+ : um framework para o desenvolvimento de aceleradores de hardware em FPGAs
Considerando a crescente demanda por desempenho em sistemas computacionais, a implementação de algoritmos diretamente em hardware com o uso de FPGAs (Field-programmable Gate Arrays) é uma alternativa que tem apresentado bons resultados. Porém, os desafios de programação envolvidos no uso de FPGAs, d...
| Main Author: | |
|---|---|
| Other Authors: | |
| Format: | Others |
| Language: | pt |
| Published: |
Biblioteca Digitais de Teses e Dissertações da USP
2015
|
| Subjects: | |
| Online Access: | http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30082016-160232/ |